华硕电脑有限公司中国区总经理俞元麟的B站账户“普普通通 Tony 大叔”昨日分享了两位B站用户万扯淡、kurnal 参与制作的 AMD 锐龙 AI Max+ 395 “Strix Halo” 处理器芯片结构分析。
AMD 在锐龙 AI Max+ 395 上采用了两颗 4nm 制程 CCD 芯片（每颗面积 67.07mm2）和一颗同样也是台积电 4nm 的 IOD 芯片（面积 307.584mm2），其中后者内含 20WGP 的超大规模核显。
其中在 CCD 部分，AMD 大体上复用了桌面端锐龙 9000 “Granite Ridge” 处理器的 CCD 核心区域 IP 设计，因此 “Strix Halo” 芯片保留了用于 3D V-Cache 集成的 TSV 接口引脚。
不过，AMD 调整了 CCD 的边缘 I/O，由基于 SerDes 的互联改为了水平扇出封装，这意味着 “Strix Halo” 所用 CCD 在纵向上缩短了 0.34mm，互联区域面积缩小了 42.3%。
而在 IOD 部分，其中间区域自然是分为两簇的大型 RDNA 3.5 核显，左右稍微靠外部分则是两片 16MiB 的 MALL Cache（IT之家注：即 Infinity Cache），来到边缘位置则是一共 8 组、合计 256bit 的 DRAM 内存接口。
“Strix Halo” IOD 下方则分布了 NPU、媒体引擎、PCIe 接口在内的一系列其它电路。
免责声明：文章内容来自IT之家
本站不对其内容的真实性、完整性、准确性给予任何担保、明示、暗示和承诺，本文仅供读者参考!
数码迷尊重原作者的辛勤劳动并致力于保护原著版权以及相关的知识产权，所转载的文章，其版权归原作者所有。
如本文内容影响到您的合法权益(内容、图片等)，请通过邮箱5937331#qq.com联系我们，我们将第一时间回复处理。
